ELECTRONIC STILL CAMERA AND ITS OPERATION CONTROL METHOD

Publication number: JP7288761 (A)

Also published as:

JP3796269 (B2)

Publication date:

1995-10-31

MIYAKE IZUMI; ADACHI KAORU

Inventor(s): Applicant(s):

- international:

Classification:

FUJI PHOTO FILM CO LTD

H04N5/765; H04N5/781; H04N5/765; H04N5/781; (IPC1-


7): H04N5/765; H04N5/781

- European:

Application number: JP19940101614 19940415 **Priority number(s):** JP19940101614 19940415

Abstract of JP 7288761 (A)

PURPOSE:To realize high-speed consecutive photographing of an electronic still camera. CONSTITUTION: While a shutter release button 35 is depressed in the consecutive photographing mode, photographing is performed continuously. Picture data of plural frames obtained by this photographing are read out from a CCD 11 and are processed in a signal processing circuit 12, an A/D conversion circuit 13, etc., and are successively stored in a frame memory 17 and frame memories 511, 521 to 51n, and 52n of extended memory boards M1 to Mn. When depression of the, shutter release button 35 is released, picture data stored in each frame memory is successively subjected to compression, encoding, and fixed length processing in a compressing/expanding circuit 21 and is stored in a memory card 19.



Data supplied from the esp@cenet database — Worldwide

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-288761

(43)公開日 平成7年(1995)10月31日


(51) Int.Cl. ⁶ H 0 4 N	5/765 5/781	鑁別記号	庁内整理番号	FΙ			技術表示箇所	
			7734—5 C 7734—5 C		5/ 781	5 1 0 5 2 0	E A	
					未請求	請求項の数11	FD	(全 16 頁)
(21)出願番号		特願平6-101614		(71)出願人	000005201 富士写真フイルム株式会社			
(22)出顧日		平成6年(1994)4	月15日	(72)発明者	神奈川県南足柄市中沼210番地 三宅 泉 埼玉県朝霞市泉水三丁目11番46号 富士写 真フイルム株式会社内			
				(72)発明者	埼玉県韓	版 明霞市泉水三丁目 レム株式会社内]11番4	6号 富士写
				(74)代理人	弁理士	牛久 健司		

(54) 【発明の名称】 電子スチル・カメラおよびその動作制御方法

(57)【要約】

【目的】 電子スチル・カメラにおいて高速の連写を可 能とする。

【構成】 連写モードにおいて、シャッタ・レリーズ・ ボタン35が押下されている間、連続的に撮影が行われ る。この撮影により得られた複数駒の画像データは、C CD11から読出され、信号処理回路12、A/D変換回路 13等において処理され、フレーム・メモリ17および増設 メモリ・ボードM1 ~Mn の各フレーム・メモリ51: 、 52, ~51, 、52, に次々と記憶されていく。シャッタ・ レリーズ・ボタン35の押下が解除されると、各フレーム ・メモリに記憶された画像データは、順次、圧縮/伸張 回路21によって圧縮、符号化および固定長処理されて、 メモリ・カード19に記憶される。



【特許請求の範囲】

【請求項1】 メモリ・カードが着脱自在に装着される 電子スチル・カメラにおいて、

シャッタ・レリーズ・ボタンによってシャッタ・レリー ズされている間、あらかじめ定められた一定時間間隔で 複数駒の被写体像を連続して撮像し、撮像により得られ た複数駒の被写体像をそれぞれ表す映像信号を出力する 撮像手段、

上記撮像手段から出力される映像信号を、メモリへの記 段、

上記信号処理手段によって変換された複数駒分のディジ タル画像データを記憶できる容量をもつメモリ手段、

上記信号処理手段から出力されるディジタル画像データ を、上記信号処理手段から出力されるごとに上記メモリ 手段に順次書き込むように制御する書込み制御手段、

上記メモリ手段に記憶されたディジタル画像データを圧 縮するデータ圧縮手段、およびシャッタ・レリーズ・ボ タンによるシャッタ・レリーズが解除された後に、上記 データの圧縮を駒ごとに行わせ、圧縮されたディジタル 画像データを駒ごとに上記メモリ・カードに記憶する圧 縮/記憶制御手段、

を備えている電子スチル・カメラ。

【請求項2】 上記メモリ手段が複数個のメモリから構 成され、

複数個の上記メモリをそれぞれ装着するための複数の接 続手段を備え、

上記各メモリは、上記複数の接続手段のそれぞれに着脱 自在に接続されているものである、

請求項1に記載の電子スチル・カメラ。

【請求項3】 上記メモリ手段に記憶できる被写体像の 駒数を表す連写可能駒数を求める手段、

上記求められた連写可能駒数を表示する表示手段、およ び被写体像の撮像が行われるごとに、上記表示手段に表 示された連写可能駒数を1つずつ減少させていく表示制 御手段を備えている、

請求項1または2に記載の電子スチル・カメラ。

【請求項4】 上記連写可能駒数が0になると、シャッ として、撮像を停止する第1の撮像制御手段を備えてい

請求項3に記載の電子スチル・カメラ。

【請求項5】 上記メモリ・カードに記憶できる被写体 像の駒数を表す残り駒数を算出する算出手段、

上記算出手段によって算出された残り駒数を表示する上 記表示手段、および被写体像の撮像が行われるごとに、 上記表示手段に表示された残り駒数を1つずつ減少させ ていく上記表示制御手段を備えている、

請求項3または4に記載の電子スチル・カメラ。

【請求項6】 上記残り駒数が0になると、シャッタ・ レリーズ・ボタンによるシャッタ・レリーズを無効とし て、撮像を停止する第2の撮像制御手段を備えている、 請求項5に記載の電子スチル・カメラ。

【請求項7】 固体電子撮像素子を備え、かつ固体電子 撮像素子から出力される映像信号を信号処理して、着脱 自在に装着されたメモリ・カードに格納する電子スチル ・カメラにおいて、

シャッタ・レリーズ・ボタンによってシャッタ・レリー 憶に適したディジタル画像データに変換する信号処理手 10 ズされている間、あらかじめ定められた一定時間間隔で 複数駒の被写体像を連続して撮像して、上記固体電子撮 像素子から複数駒の被写体像をそれぞれ表す映像信号を

> 上記映像信号を、メモリへの記憶に適したディジタル画 像データに変換し、

> 上記変換された複数駒分のディジタル画像データを、複 数駒分のディジタル画像データを記憶できる容量をもつ メモリに、変換するごとに順次書き込み、

シャッタ・レリーズ・ボタンによるシャッタ・レリーズ 圧縮手段に上記メモリ手段に記憶されたディジタル画像 20 が解除された後に、上記メモリに記憶したディジタル画 像データの圧縮を行い、

> 圧縮したディジタル画像データを上記メモリ・カードに 記憶する、

電子スチル・カメラの動作制御方法。

【請求項8】 固体電子撮像素子を露光すること、固体 電子撮像素子から映像信号を読み出すこと、この映像信 号のディジタル画像データへの変換を含む信号処理、デ ィジタル画像データのメモリへの一時記憶、画像データ を上記メモリから読み出して圧縮処理すること、および 30 圧縮画像データをメモリ・カードに格納することからな る一連の撮影、記録シーケンスを実行する電子スチル・ カメラにおいて、

前半シーケンスを上記露光、読出し、信号処理および一 時記憶から構成し、

後半シーケンスを上記圧縮処理および格納から構成し、 シャッタ・レリーズ・ボタンによってシャッタ・レリー ズされている間、上記前半シーケンスを一定時間間隔で 連続的に実行することにより、上記メモリに一時記憶さ れた複数駒の画像データを得、

タ・レリーズ・ボタンによるシャッタ・レリーズを無効 40 シャッタ・レリーズ・ボタンによるシャッタ・レリーズ の解除の後に、上記後半シーケンスを一駒の画像データ ごとに実行する、

電子スチル・カメラの動作制御方法。

【請求項9】 上記メモリに記憶できる駒数を表す連写 可能駒数を求め、

一駒についての前半シーケンスを実行するごとに連写可 能駒数を1ずつ減少させ、

連写可能駒数が0になったときに前半シーケンスを強制 的に終了させ、後半シーケンスに移る、

50 請求項8に記載の電子スチル・カメラの動作制御方法。

【請求項10】 上記メモリに一時記憶されたすべての 画像データについて上記後半シーケンスが終了するま で、上記前半シーケンスの開始を禁止する、

請求項9に記載の電子スチル・カメラの動作制御方法。 【請求項11】 上記メモリ・カードに格納できる駒数を表す残り駒数を求め、

一駒についての前半シーケンスを実行するごとに、残り 駒数を1ずつ減少させ、

残り駒数が0になったときに前半シーケンスを強制的に 終了させ、後半シーケンスに移る、

請求項8に記載の電子スチル・カメラの動作制御方法。 【発明の詳細な説明】

[0001]

【技術分野】この発明は、連写用メモリを備えた電子スチル・カメラおよびその動作制御方法に関する。

[0002]

【従来技術】電子スチル・カメラにおいては、撮影により得られた画像データは、電子スチル・カメラの内部にあるフレーム・メモリに一旦記憶される。そして、記憶された画像データは、圧縮された後にメモリ・カード等 20の外部記憶装置に格納される。

【0003】従来の電子スチル・カメラに備えられたフレーム・メモリは、一駒分(一つの絵)の画像データを記憶できる容量をもつものである。また、一駒撮影するごとに、撮影により得られた画像データを圧縮し、外部記憶装置に格納するというシーケンスがとられていた。2駒以上を連続して撮影する連写モードにおいても、フレーム・メモリ内に一旦記憶された画像データを圧縮し、外部記憶装置に格納する処理が完了するまでは、次の駒の撮影が行えなかった。

【0004】撮影してから画像データを外部記憶装置に記憶するまでの時間は、外部記憶装置としてSRAMで構成されたメモリ・カードを用いた場合に、露光制御に要する時間を除いても約700[msec] (CCDからのデータの読出しと信号処理に約150[msec]、圧縮処理とカード書込み等に約550[msec])かかる。フラッシュ・メモリで構成されたメモリ・カードを用いた場合には約1[sec](CCDからのデータの読出しと信号処理に約150[msec]、圧縮処理とカード書込み等に約850[msec])の時間を要する。

【0005】したがって、従来の電子スチル・カメラでは、1秒間に2駒以上の連続撮影を行うことはできず、ユーザはシャッタ・チャンスを逃す等の問題があった。 【0006】

【発明の開示】この発明の目的は、連続した撮影を高速 に行うことが可能な電子スチル・カメラおよびその動作 制御方法を提供することにある。

【0007】この発明による電子スチル・カメラは、メジタル画像データは、メモリ手段に順次記憶されていモリ・カードが着脱自在に装着される電子スチル・カメ く。シャッタ・レリーズ・ボタンによるシャッタ・レリラにおいて、シャッタ・レリーズ・ボタンによってシャ 50 一ズが解除されると、上記メモリ手段に記憶されたディ

ッタ・レリーズされている間、あらかじめ定められた一 定時間間隔で複数駒の被写体像を連続して撮像し、撮像 により得られた複数駒の被写体像をそれぞれ表す映像信 号を出力する撮像手段、上記撮像手段から出力される映 像信号を、メモリへの記憶に適したディジタル画像デー タに変換する信号処理手段、上記信号処理手段によって 変換された複数駒分のディジタル画像データを記憶でき る容量をもつメモリ手段、上記信号処理手段から出力さ れるディジタル画像データを、上記信号処理手段から出 10 力されるごとに上記メモリ手段に順次書き込むように制 御する書込み制御手段、上記メモリ手段に記憶されたデ ィジタル画像データを圧縮するデータ圧縮手段、および シャッタ・レリーズ・ボタンによるシャッタ・レリーズ が解除された後に、上記圧縮手段に上記メモリ手段に記 憶されたディジタル画像データの圧縮を駒ごとに行わ せ、圧縮されたディジタル画像データを駒ごとに上記メ モリ・カードに記憶する圧縮/記憶制御手段を備えてい

【0008】この発明による電子スチル・カメラの動作 制御方法は、固体電子撮像素子を備え、かつ固体電子撮 像素子から出力される映像信号を信号処理して、着脱自 在に装着されたメモリ・カードに格納する電子スチル・ カメラにおいて、シャッタ・レリーズ・ボタンによって シャッタ・レリーズされている間、あらかじめ定められ た一定時間間隔で複数駒の被写体像を連続して撮像し て、上記固体電子撮像素子から複数駒の被写体像をそれ ぞれ表す映像信号を得、上記映像信号を、メモリへの記 憶に適したディジタル画像データに変換し、上記変換さ れた複数駒分のディジタル画像データを、複数駒分のデ 30 ィジタル画像データを記憶できる容量をもつメモリに、 変換するごとに順次書き込み、シャッタ・レリーズ・ボ タンによるシャッタ・レリーズが解除された後に、上記 メモリに記憶したディジタル画像データの圧縮を行い、 圧縮したディジタル画像データを上記メモリ・カードに 記憶するものである。

【0009】メモリ手段またはメモリには、SRAM、DRAM、フラッシュ・メモリ、光メモリ等が含まれる

【0010】この発明によると、シャッタ・レリーズ・ ボタンによってシャッタ・レリーズされている間、複数 駒の被写体像が、あらかじめ定められた一定時間間隔で 連続して撮像される。撮像により得られた複数駒の被写 体像は、固体電子撮像素子から映像信号として出力され る。出力された映像信号は、メモリへの記憶に適したディジタル画像データに変換される。電子スチル・カメラ には、複数駒分のディジタル画像データを記憶できる容量をもつメモリ手段が設けられている。複数駒分のディ ジタル画像データは、メモリ手段に順次記憶されてい く。シャッタ・レリーズ・ボタンによるシャッタ・レリ ーズが解除されると、上記メモリ手段に記憶されたディ ジタル画像データが駒ごとに圧縮される。圧縮されたディジタル画像データは、電子スチル・カメラに着脱自在 に装着されたメモリ・カードに記憶される。

【0011】この発明によると、連写動作においては、 固体電子撮像素子による撮像、固体電子撮像素子からの 映像信号の読出し、映像信号のディジタル画像データへ の変換を含む信号処理および画像データのメモリへの一 時記憶からなる前半シーケンスが一定時間間隔で複数回 にわたって連続的に繰返される。この前半シーケンスが 終了した後に、画像データの圧縮および圧縮画像データ のメモリ・カードへの格納からなる後半シーケンスが駒 ごとに実行される。比較的時間のかかる後半シーケンス が後回しにされ、前半シーケンスのみが連続的に繰り返 される。したがって、一駒の撮像から次の駒の撮像まで の時間が短縮され、高速な連写が可能となる。

【0012】メモリ手段として高速にデータを記憶できるものを用いることにより、撮像により得られた一駒ー駒のディジタル画像データを速やかに記憶できる。これによっても、一駒の撮像から次の駒の撮像までの時間が短縮される。

【0013】好ましくは、上記メモリ手段が複数個のメモリから構成される。また、この発明による電子スチル・カメラは、複数個の上記メモリをそれぞれ装着するための複数の接続手段を備えている。接続手段には、コネクタ等が含まれる。上記各メモリは、上記複数の接続手段のそれぞれに着脱自在に接続される。これにより、電子スチル・カメラのユーザは、必要とする連写駒数に応じて、装着するメモリの数を多くしたり、少なくしたりできる。また、ユーザは、オプションとしてメモリの装着を選択できる。

【0014】さらに好ましくは、この発明による電子スチル・カメラは、上記メモリ手段に記憶できる被写体像の駒数を表す連写可能駒数を求める手段、上記求められた連写可能駒数を表示する表示手段、および被写体像の撮像が行われるごとに、上記表示手段に表示された連写可能駒数を1つずつ減少させていく表示制御手段を備えている。

【0015】メモリに記憶できる被写体像の駒数を表す連写可能駒数が求められる。この連写可能駒数は、表示手段に表示される。これにより、ユーザは、連写モード 40において何駒連写できるかを容易に知ることができる。また、撮像が行われるごとに、連写可能駒数は1つずつ減少させられる。これにより、ユーザは、残り何駒撮像できるかを容易に知ることができる。

【0016】また、上記連写可能駒数が0になると、撮像により得られたディジタル画像データをメモリに記憶できないのであるから、シャッタ・レリーズ・ボタンによるシャッタ・レリーズを無効として、撮像(上記前半シーケンス)を停止することが好ましい。

【0017】また、この発明による電子スチル・カメラ 50 り、電子スチル・カメラの各種バスと電気的に接続され

は、上記メモリ・カードに記憶できる被写体像の駒数を 表す残り駒数を算出する算出手段、上記算出手段によっ て算出された残り駒数を表示する上記表示手段、および 被写体像の撮像が行われるごとに、上記表示手段に表示 された残り駒数を1つずつ減少させていく上記表示制御 手段を備えている。

6

【0018】メモリ・カードに記憶できる被写体像の駒数を表す残り駒数が算出される。算出された残り駒数は表示手段に表示される。これにより、ユーザは、連写モードにおいて何駒のディジタル画像データをメモリ・カードに記憶できるかを容易に知ることができる。また、撮像が行われるごとに、残り駒数は1つずつ減少させられる。したがって、ユーザは、残り何駒撮像できるかを容易に知ることができる。

【0019】また、上記残り駒数が0になると、撮像により得られたディジタル画像データをメモリ・カードに記憶できないのであるから、シャッタ・ボタンによるシャッタ・レリーズを無効として、撮像(上記前半シーケンス)を停止することが好ましい。

20 [0020]

【実施例の説明】図1は、電子スチル・カメラの電気的構成を示すブロック図である。この電子スチル・カメラには、単写モードおよび連写モードにおいて撮影された被写体像を表す画像データを記憶するためのメモリ・カード19(外部記憶媒体)、ならびに連写モードにおいて撮影された複数駒の被写体像を表す画像データを一時的に記憶するための増設メモリ・ボードM1~Mn(オプションとして取り付けられる補助メモリ)が接続されている。

【0021】メモリ・カード19は半導体メモリを内蔵す 30 るもので、電子スチル・カメラに備えられたコネクタC 0 に着脱自在である。メモリ・カード19は、コネクタC 0 に装着されることにより、電子スチル・カメラ (メモ リ・コントローラ18)の各種バスと電気的に接続され る。メモリ・カード19には、1駒分の圧縮された画像デ ータ(圧縮画像データ)が1つのファイルとして記憶さ れる。各ファイルの圧縮画像データのバイト数(長さ) は、一定値(バイト数Tとする)に固定されている。メ モリ・カード19には、ファイルを管理するためのディレ クトリおよびFAT(File Allocation Table)が設け られる。また、メモリ・カード19には、各ファイルの画 像データを撮像したときの日付を表す日付データを、各 ファイルに対応させて記憶する領域(日付データ領域) が設けられている。メモリ・カード19は、一般には電子 スチル・カメラのユーザによって着脱されるであろう。 【0022】増設メモリ・ボードM1~Mnは、電子ス チル・カメラに設けられたコネクタC1 ~ Cn にそれぞ れ着脱自在である。増設メモリ・ボードM1~Mn は、 コネクタC1 ~Cn にそれぞれ取り付けられることによ

る。コネクタC1~Cnのそれぞれには1からnまでの 番号が順番に付けられている。n個の全てのコネクタに 増設メモリ・ボードを取り付けることもできる。一部の コネクタにn以下の任意の個数の増設メモリ・ボードを 取り付けることもできる。一部のコネクタに増設メモリ ・ボードを接続する場合には、増設メモリ・ボードは番 号1が付けられたコネクタC1から始まって番号の小さ い順に取り付けられることが約束されている。

【0023】 増設メモリ・ボードM1 ~ Mn は、一般に は電子スチル・カメラの内部に設けられる。増設メモリ ・ボードM1~Mn は、主にこの電子スチル・カメラの 製造者によって取り付けられよう。もちろんユーザが取 り付けることもできる。

【0024】増設メモリ・ボードM1は、2つのフレー ム・メモリ51 および52 (SRAM、DRAM、フラ ッシュ・メモリ等)、これらのフレーム・メモリに対応 して設けられたメモリ・コントローラ53 および54 な らびにバッファ・メモリ55,を備えている。

【0025】各フレーム・メモリは、撮影により得られ た1駒分の画像データを記憶するのに十分な記憶容量を 20 持っている。したがって、増設メモリ・ボードM1 には 撮影により得られた2駒分の画像データを記憶すること ができる。

【0026】バッファ・メモリ55」はフレーム・メモリ 51, または52, に書込むべき、またはこれらのフレーム ・メモリから読出された画像データを一時的に記憶する ために用いられる。メモリ・コントローラ53, はフレー ム・メモリ51、への画像データの書込み、およびフレー ム・メモリ51」からの画像データの読出しを制御する。 メモリ・コントローラ541 はフレーム・メモリ521 への 30 画像データの書込み、およびフレーム・メモリ52:から の画像データの読出しを制御する。

【0027】メモリ・コントローラ53。および54。は、 その内部にステータス・レジスタをそれぞれ備えてい る。これらのステータス・レジスタには、あらかじめ定 められた特定のコード(Aとする)が設定される。この コードAは、圧縮CPU23がコネクタC1 に増設メモリ ・ボードM1 が装着されているかどうかを確認するとき に用いられる。

【0028】他の増設メモリ・ボードMi (i=2~ n) の構成は、増設メモリ・ボードM1 の構成と同じで ある。i個の増設メモリ・ボードが接続されることによ り、増設メモリ・ボード全体で2i駒の画像データを記 憶することができる。

【0029】これらの増設メモリ・ボードMi (i=1 ~n)のフレーム・メモリ51i および52i への画像デー タの書込み、またはこれらのフレーム・メモリからの画 像データの読出しのために、1つのフレーム・メモリが 選択される。この選択は、対応するメモリ・コントロー ラ (53i および54i のいずれか) を、圧縮 C P U 23がセ 50 基づいて連写可能駒数 L の値を求める。連写モードにお

レクタ22を通して選択することにより行われる。

【0030】電子スチル・カメラの動作は、主に、圧縮 CPU23、表示CPU31およびメインCPU37によって 制御される。これらのCPU23、31および37は相互に交 信しながら後述する単写モードおよび連写モードにおけ る撮影、記録等の処理を実行する。

【0031】圧縮CPU23は、撮影により得られた画像 データの処理の制御、画像データのフレーム・メモリ1 7、51i、52i への書込みおよびフレーム・メモリから の読出しの制御、ならびに処理された画像データ(圧縮 画像データ)のメモリ・カード19への書込みおよびメモ リ・カードからの読出しの制御を行う。表示 СР U31は 各種操作ボタン、センサからの信号の取込みおよび表示 制御、とくに、ユーザによるシャッタ・レリーズ・ボタ ン35の操作に基づいて、撮影処理の開始、終了等の制御 を行う。メイン C P U 37は、自動合焦 (A F) 制御およ び自動露光(AE)制御を行う。

【OO32】圧縮CPU23の内部ROMには、撮影処理 に必要なプログラムおよびデータがあらかじめ記憶され ている。図6は、圧縮CPU23の内部ROMにあらかじ め記憶されているデータおよびプログラムを示してい

【0033】連写可能駒数算出プログラムは、連写モー ドにおいて連写できる駒数L(以下「連写可能駒数」と いう)を求めるためのプログラムである。

【0034】シャッタ・レリーズ・ボタン35が半押しさ れたときに、圧縮CPU23は、この連写可能駒数算出プ ログラムにしたがって次のようにして連写可能駒数Lを 求める。

【0035】まず、圧縮CPU23は、セレクタ22および コネクタC1~Cnを介して、増設メモリ・ボードM1 ~Mn を順次アクセスし、増設メモリ・ボードMi のメ モリ・コントローラ53。および54。に備えられているス テータス・レジスタのコードAを読み出す。圧縮CPU 23は、メモリ・コントローラ53。および54。のステータ ス・レジスタから読出したコードと内部ROMに記憶さ れたリファレンス・コードAとを比較する。これらのコ ードが一致すれば、圧縮СРU23は増設メモリ・ボード Mi が接続されていると判断する。一致しなければ(増 設メモリが接続されていないのでメモリ・コントローラ からコードAを読出せない場合が多い)、接続されてい ないと判断する。圧縮CPU23は、増設メモリ・ボード M1 からMn に向けて順次上記の処理を繰返していき、 接続されている増設メモリ・ボードの個数をカウントす る(カウント値をkとする)。接続されていないとはじ めて判断したときに、カウントが停止される。このよう にして、接続された増設メモリ・ボードの個数kが求め られる。

【0036】続いて、圧縮CPU23は、カウント値kに

いて、第1駒目の画像データは、フレーム・メモリ17に 記憶される。第2駒目以降の画像データは、増設メモリ ・ボードM1 からMk の各フレーム・メモリに順次記憶 されていく。したがって、k個の増設メモリ・ボードが 接続されている場合の連写可能駒数Lは、 $L=2\cdot k+$ 1となる。この連写可能駒数 L は、表示 C P U 31 に与え られる。

【0037】残り駒数算出プログラムは、メモリ・カー ド19に記憶できる画像データの駒数N(以下「残り駒 数」という)を算出するためのプログラムである。

【0038】圧縮CPU23は、シャッタ・レリーズ・ボ タン35が半押しされたときに、この残り駒数算出プログ ラムにしたがって残り駒数Nを算出する。まず、圧縮C PU23は、メモリ・カード19のFATの読出し指令をメ モリ・コントローラ18に与える。メモリ・コントローラ 18は、この指令に基づいてメモリ・カード19からFAT を読み出す。

【0039】メモリ・カード19が装着されている場合に は、メモリ・コントローラ19はメモリ・カード19から読 は、読み出されたFATに基づいてメモリ・カード19の 空き容量を求める。また、圧縮CPU23は、その内部R OMにあらかじめ記憶されている、1駒分の圧縮画像デ ータのバイト数Tを参照する。圧縮CPU23は、1駒分 のバイト数Tおよび求めた空き容量に基づいて、残り駒 数Nを求める。圧縮CPU23は、求めた残り駒数Nおよ びメモリ・カード19が装着されていることを表すデータ (装着検出データ) を表示 C P U 31 に与える。

【0040】メモリ・カード19が装着されていない場合 とを表すデータ(未装着検出データ)を圧縮 СР U 23に 与える。圧縮CPU23は、メモリ・コントローラ18から 未装着検出データを受けると、この未装着検出データを 表示 C P U31に与える。

【 O O 4 1 】圧縮 C P U 23の内部 R O M に記憶された時 間αは、シャッタ・レリーズ・ボタン35によってシャッ タ・レリーズ(ボタン35の全押し)が行われた後に圧縮 C P U23がその内部タイマに用いて計時する時間を表し ている。

【0042】この時間 αの間に、表示 C P U 31は、ホワ 40 イト・バランス・データ等の撮影処理に必要なデータを 圧縮СРU23に与える。また、圧縮СРU23は、信号処 理回路12等に、画像信号処理に必要なゲイン・データを 設定する。

【OO43】時間βは、連写モードにおいて、ある駒の 撮影と次の駒の撮影との間におかれるインターバル時間 を表している。このβの値は、1秒間に連写される駒数 にしたがって定められる。例えば、1秒間に3駒の連写 を行う場合には、 $\beta = 7 \text{ V D} (1 \text{ V D} = 1/60 \text{ P})$ と定め られる。

【0044】1ブロックのバイト数Sは、撮像により得 られた画像データを圧縮するときに用いられる。1駒分 の画像データは複数のブロックに分割され、ブロックご とにADCT (Adaptive Discrete Cosine Transform) アルゴリズムにしたがってデータ圧縮される。各ブロッ クの圧縮データは、ハフマン符号に変換される。その 後、各ブロックは、このバイト数Sの長さに調整される (固定長処理)。ハフマン符号に変換されたブロック (符号化ブロック)のバイト数が S に満たない場合に 10 は、バイト数 S になるようにダミーのデータがそのブロ ックに付加される。符号化ブロックのバイト数がSを超 える場合には、バイト数Sになるまで、圧縮処理および ハフマン符号化処理が繰り返される。このバイト数Sと

10

【0045】単写モード用プログラムは、単写モードに おいて実行される圧縮CPU用撮影処理プログラムであ る。連写モード用プログラムは、連写モードにおいて実 行される圧縮CPU用撮影処理プログラムである。これ み出したFATを圧縮CPU23に与える。圧縮CPU23 20 らの2つのプログラムの内容については、以下の単写モ ードおよび連写モードにおける電子スチル・カメラの動 作においてそれぞれ詳述する。

分割されたブロックの数との積は、上記1駒分の画像デ

ータのバイト数Tとなる。

【0046】圧縮CPU23の内部RAMには、撮影処理 において用いられるデータが記憶される。図7は、圧縮 CPሀ23の内部RAMに記憶されるデータを示してい

【0047】設定モード・データは、連写/単写切換ス イッチ36の状態を表すデータである。連写/単写切換ス イッチ36が単写モードに設定されている場合には、設定 には、メモリ・コントローラ18は、装着されていないこ 30 モード・データは単写モードを表すデータとなる。連写 /単写切換スイッチ36が連写モードに設定されている場 合には、設定モード・データは連写モードを表すデータ となる。表示 C P U31は、シャッタ・レリーズ・ボタン 35が半押しされたときに、この連写/単写切換スイッチ 36の状態を読み取り、このスイッチ36の状態を設定モー ド・データとして圧縮СРU23に与える。圧縮СРU23 は、この設定モード・データにしたがって単写モード用 プログラムおよび連写モード用プログラムのいずれかー 方を選択して、撮影処理を行う。

> 【0048】ホワイト・バランス・データ(WBデー タ)は、信号処理回路12に含まれるホワイト・バランス 調整回路に設定されるゲイン・データである。表示CP U31は、色センサ34の色検出信号に基づいてWBデータ の値を求める。そして、シャッタ・レリーズが行われて から時間 α の間に、W B データは、表示 C P U 31 から圧 縮CPU23に与えられる。

【0049】撮像許可時間帯 y は C C D11による撮像が 許可されている時間帯を表す。この撮像許可時間帯は、 自動露光(AE)処理のときにメインCPU37が求めた 50 シャッタ速度(フォーカル・プレーン・シャッタ29の開 放時間)に基づいて定められる。シャッタ29の開放時間 のうちの 1 V D (1/60秒) 未満の端数を切り上げて V D の整数倍(n・VD;nは整数)とした時間が、撮像許 可時間帯 y として定められる。例えば、シャッタ29の開 放時間 (シャッタ速度) が 0.3V Dや 0.5V Dの場合に は、撮像許可時間帯yは1VDとなる。この撮像許可時 間帯においてシャッタ29が開放される。シャッタ速度 (シャッタ速度データ) は、メイン C P U 37から表示 C PU31に与えられ、表示CPU31の内部RAMに記憶さ れる。そして、シャッタ・レリーズが行われてから時間 10 ッタ・レリーズされてから時間 αの間に、これらのデー αの間に、シャッタ速度データは、表示 C P U31から圧 縮CPU23に与えられる。圧縮CPU23は、このシャッ タ速度データに基づいて撮像許可時間帯を求め、内部R AMに記憶する。

【0050】日付データは、リアル・タイム・クロック 32 (Real Time Clock; 時計、以下「RTC」という)が 計時している現在の日付を表すデータである。シャッタ ・レリーズが行われてから時間 α の間に、表示 CPU31はRTC32から現在の日付を読み出し、これを日付デー タとして圧縮CPU23に与える。圧縮画像データがファ 20 イルとしてメモリ・カード19に記憶されるときに、この 日付データは、メモリ・カード19の日付データ領域に、 このファイルに対応づけられて記憶される。

【0051】連写駒数は、連写モードにおいて撮影され た駒数を表す。一駒一駒の撮影が行われるごとに、圧縮 CPU23は、連写駒数の値を1から順に一つずつ増加さ せる。この連写駒数は、撮影後の画像データの圧縮を行 うときに用いられる。

【0052】表示CPU31の内部ROMには、図8(A) に示すように、表示 C P U 31が行う撮影処理に必要なプ 30 ログラムがあらかじめ記憶されている。単写モード用プ ログラムは、単写モードにおいて実行される表示CPU 用撮影処理プログラムである。連写モード用プログラム は、連写モードにおいて実行される表示CPU用撮影処 理プログラムである。これらの2つのプログラムの内容 については、以下の単写モードおよび連写モードにおけ る電子スチル・カメラの動作においてそれぞれ詳述す る。

【0053】表示CPU31の内部RAMには、撮影処理 において用いられるデータが記憶される。図8(B) は、 表示 СР U31の内部 R A Mに記憶されるデータを示して

【0054】装着/未装着検出データは、メモリ・カー ド19が装着されているかどうかを表すデータである。こ のデータは、上述したようにシャッタ・レリーズ・ボタ ン35が半押しされたときに、圧縮CPU23から表示CP U31に与えられる。

【0055】残り駒数N、および連写可能駒数Lは上述 した通りであり、圧縮СР U23から表示СР U31に与え られたものである。設定モード・データは、上述のよう 50 ッチSW1をオンにする。これにより、圧縮СР U23に

に連写/単写切換スイッチ36の状態を表すデータであ る。シャッタ速度データは、シャッタ29の開放時間を表 すデータであり、メインCPU37から表示CPU31に与 えられたものである。

12

[0056] EEPROM27 (Electrically Erasable Programmable ROM) には、図9に示すように信号処理回 路12に含まれるガンマ補正回路のゲイン・データ、再生 回路16のゲイン・データ、およびA/D変換回路13の参 照電圧を表すデータがあらかじめ記憶されている。シャ タは、圧縮CPU23によって読出され、D/A変換回路 15によってアナログ信号に変換された後に、信号処理回 路12、再生回路16およびA/D変換回路13にそれぞれ与 えられる。

【0057】 [単写モードにおける電子スチル・カメラ の動作]電子スチル・カメラを使用するとき、ユーザは 電子スチル・カメラに設けられている電源スイッチ47を オンにする。これにより、オン信号が電源スイッチ47か ら表示 СР U31に与えられる。電子スチル・カメラの電 源スイッチ47がオフ状態であっても、表示 C P U31に は、補助電源回路26(電池等)によって電源が供給さ れ、表示CPU31はスリープ状態にある。電源スイッチ 47からのオン信号により、表示 C P U31はスリープ状態 から起上がり、動作を開始する。まず、表示 C P U 31 は、電源スイッチSW3をオンにする。これにより、ク ロック発生回路24 (Clock Generator;以下「CG」とい う) および圧縮 C P U 23を除くすべての回路に主電源回 路25から電源が供給される。

【0058】電子スチル・カメラのユーザは、撮影を行 うときに、連写/単写切換スイッチ36によって連写モー ドおよび単写モードのいずれか一方をあらかじめ選択す る。単写モードが選択された場合には、図2のタイム・ チャートに示す処理が行われる。

【0059】シャッタ・レリーズ・ボタン35がユーザに よって半押しされると、半押し信号がシャッタ・レリー ズ・ボタン35から表示 C P U31に与えられる。これによ り、表示 C P U 31は、連写/単写切換スイッチ36の状態 (設定モード・データ)を読み取り、内部RAMに設定 モード・データを記憶する。このスイッチ36が単写モー ドに設定されている場合には、表示 C P U 31 はその内部 ROMにあらかじめ記憶された単写モード用プログラム を選択する。このスイッチ36が連写モードに設定されて いる場合には、表示CPU31はその内部ROMにあらか じめ記憶された連写モードにおける処理プログラムを選 択する。ここでは、単写モードに設定されているので、 表示 CPU31は、単写モード用プログラムを選択する。 表示CPU31は、この処理プログラムにしたがって単写 モード処理を行う。

【0060】表示CPU31は、まず、電源回路25のスイ

電源が供給され、圧縮CPU23が起動する(時刻 t 1) 。

【0061】また、表示CPU31は、半押し信号を受け ると、設定モード・データ(ここでは、このデータは単 写モードを表している)を圧縮CPU23に送るととも に、連写可能駒数Lおよび残り駒数Nの要求信号を圧縮 CPU23に与える(図2の符号101)。圧縮CPU23 は、受取った設定モード・データを内部RAMに記憶す る(図7)。

り駒数プログラムにしたがって残り駒数Nを算出する。 まず、圧縮 C P U 23は、電源回路25のスイッチ S W 2 を オンにする(時刻 t 2)。これにより C G (Clock Gene rator) 24に電源が供給される。CG 24に電源が供給さ れることにより、クロック信号がY/C処理回路14、メ モリ・コントローラ18および圧縮/伸張回路21(これら の3つの回路には、CG24から共通のクロック信号線が 接続されている)に供給される。これにより、これらの 回路は動作可能となる。後述するが、圧縮 CPU 23から CG24に与えられているリセット信号がロー・レベル (Lレベル)であるときは、CG24に電源が供給されて いても、CCD11、信号処理回路12およびA/D変換回 路13にはクロック信号は与えられない。

【0063】圧縮CPU23は、上述したように、残り駒 数Nを求める(符号102)。

【0064】続いて、圧縮CPU23は、上述したよう に、連写可能駒数算出プログラムにしたがって連写可能 駒数 L を求める(符号102)。

【0065】圧縮CPU23は、求めた連写可能駒数Lお よび残り駒数Nを表示CPU31に与える(符号103)。 また、圧縮СР U23は、メモリ・カード19が装着されて いればそのことを表すデータ(装着検出データ)を表示 CPU31に与える。

【0066】表示CPU31は、連写可能駒数L、残り駒 数Nの値および装着検出データを内部RAMに記憶する (図8(B))。残り駒数Nの値および連写可能駒数Lの 値は表示装置33(液晶表示装置等)に表示される(符号 104 は表示開始時点を表す)。残り駒数Nは数字Nで表 示される。残り駒数が0のときは数字0が表示される。 同様にして、連写可能駒数Lは数字Lで表示され、L= 40 る。ユーザはこの警告を見て、露光アンダーか露光オー 0のときは数字0が表示される。

【0067】その後、圧縮CPU23は、内部RAMに記 憶された設定モード・データに基づいて単写モード用処 理プログラムを選択し、このプログラムにしたがって単 写モードの処理を行う。

【0068】メモリ・カード19が装着されていない場合 には、メモリ・コントローラ18は、装着されていないこ とを表すデータ(未装着検出データ)を圧縮CPU23に 与える。圧縮CPU23は、メモリ・コントローラ18から 未装着検出データを受けると、このデータを表示CPU 50 すデータ(シャッタ速度データ)はメインCPU37の内

31に与える(符号103)。表示 CPU31は、このデータ を内部RAMに記憶する。表示CPU31は、メモリ・カ ード19が装着されていないことを示す表示を表示装置33 に行う。このとき残り駒数は表示されない。

14

【0069】表示装置33は、電子スチル・カメラのボデ ィの表面に取り付けられている。ユーザは、表示装置33 に表示された残り駒数Nまたはメモリ・カードが未装着 であることを、この電子スチル・カメラ外部から見るこ とができる。残り駒数Nが表示されている場合には、ユ 【0062】圧縮CPU23は上記要求信号に応答して残 10 ーザは表示された残り駒数を見て、撮影できる駒数を知 ることができる。メモリ・カード19が未装着であること が表示されている場合には、ユーザはメモリ・カードが 装着されていないことを知り、必要に応じてメモリ・カ ードを装着するであろう。

> 【0070】これらの処理が終了すると、圧縮CPU23 は、電源スイッチSW2をオフにして、メモリ・コント ローラ18等へのクロック信号の供給を停止する(時刻 t 3)。

【OO71】さらに、表示CPU31は、メインCPU37 20 に自動合焦 (AF) 処理および自動露光 (AE) 処理の 開始指令を与える。メインCPU31は、AFおよびAE の開始指令を受けると、その内部ROMに記憶された処 理プログラムにしたがって、AE-CPU38には測光の 開始指令を、AF-CPU41には測距および合焦の開始 指令をそれぞれ与える。これによりAEおよびAFが行 われる(符号105、106)。

【OO72】AEセンサ39(フォト・ダイオード等) は、被写体の明るさを検出する。検出された明るさを表 す信号(明るさ信号)は、AE-CPU38に与えられ 30 る。AE-CPU38は、測光の開始指令を受けると、明 るさ信号を取込み、これに基づいて測光値を求める。こ の測光値はメインCPU37に与えられる。

【0073】またAE-CPU38は、明るさ信号に基づ いて露光アンダー(被写体が暗すぎる)か、露光オーバ (被写体が明るすぎる) かを判断する。そして、露光ア ンダーの場合には、AE-CPU38は、ファインダの中 に設けられている表示装置40(液晶表示装置等)に露光 アンダー警告を表示する。露光オーバの場合には、AE - C P U 38は、表示装置40に露光オーバ警告を表示す バかを知ることができる。

【0074】上記測光値の算出および露光オーバまたは 露光アンダーの警告表示は、AE-CPU38の内部RO Mに記憶されたプログラムにしたがって行われる。

【0075】メインCPU37は、与えられた測光値に基 づいて絞り値およびシャッタ速度(フォーカル・プレー ン・シャッタ29の開放時間)を求める。絞り値は絞り制 御装置45に与えられる。絞り制御装置45は、与えられた 絞り値に基づいて絞り30を制御する。シャッタ速度を表 部RAMに記憶される。このシャッタ速度データは、フ ォーカル・プレーン・シャッタ29の開放から閉鎖までの 時間を計時するのに用いられる。

【0076】また、シャッタ速度データは、メインCP U37から表示 CPU31に与えられる。表示 CPU31は、 その内部RAMにこのシャッタ速度データを記憶する (図8(B))。

【0077】レンズCPU42は、その内部ROMに記憶 された処理プログラムにしたがってレンズのズーム位置 を求める。このズーム位置を表すデータは、AF-CP U41に与えられる。AFセンサ44は、カメラから被写体 までの距離を検出する。この距離を表すデータは、AF - C P U 41 に与えられる。

【0078】AF-CPU41は、測距および合焦の開始 指令を受けると、測距値を求める。測距値の算出には、 レンズ CPU42からのレンズのズーム位置を表すデータ およびAFセンサ44からの距離を表すデータが用いられ る。AF-CPU41は、測距値に基づいてAF用モータ 43を駆動してレンズの位置を調整し、被写体に焦点を合 わせる。これらの処理が終了すると、AF-CPU41 は、処理終了通知をメインCPU37に与える。AF-C PU41のこれらの処理は、その内部ROMに記憶された プログラムにしたがって行われる。

【0079】メインCPU37は、AF制御およびAE制 御が完了すると、AFおよびAEの完了通知を表示CP U31に与える。また、メイン C P U37は、レリーズ許可 を表示装置40に表示するように、AE-CPU38に指令 する。AE-CPU38は、この指示にしたがってレリー ズ許可を表示装置40に表示する。これにより、ユーザは きる。

【0080】表示CPU31は、メインCPU37からのA F制御およびAE制御の完了通知を受けると、シャッタ ・レリーズ・ボタン35からのシャッタ・レリーズの信号 (全押し信号)の入力待ち状態となる。表示 C P U31 は、シャッタ・レリーズ・ボタン35からの全押し信号を 受けると、圧縮СР U23に与えられているレリーズ信号 をハイ・レベル (Hレベル) にする (時刻 t 4) 。上記 AF制御およびAE制御の間に、シャッタ・レリーズ・ ボタン35からの全押し信号が表示 C P U31にすでに与え 40 られているならば、表示 C P U31は、直ちにレリーズ信 号をHレベルにする。

【0081】圧縮CPU23に与えられているレリーズ信 号がHレベルになると、圧縮CPU23は、電源スイッチ SW2を再びオンにする(時刻t4)。また、圧縮CP U23は、内部にあるタイマをスタートさせ、時間αを計 時する(時刻 t 4)。

【0082】この時間 αの間に、表示 C P U31は、色セ ンサ34からの色信号に基づいてWBデータを作成する。 また、表示CPU31は、RTC32から現在の日付を読み 50 許可時間帯 γ に基づいて、CG24が行う。

出す。表示CPU31は、WBデータ、日付および上記A E制御のときに求められたシャッタ速度データを圧縮C P U 23に与える(符号107)。圧縮 C P U 23はW B デー タおよび日付データを内部RAMに記憶する(図7)。 また圧縮CPU23はシャッタ速度データに基づいて、撮 像許可時間帯 y を求め、これを内部 R A Mに記憶する (図7)。

【0083】 また、この時間 αの間に、圧縮 C P U 23 は、EEPROM27から、信号処理回路12に含まれるガ ンマ補正回路のゲイン・データ、再生回路16のゲイン・ データ、およびA/D変換回路13の参照電圧を表すデー タを読み出す(図9)。これらのデータは、D/A変換 回路15 (電子ボリューム) によってアナログ信号に変換 された後に、信号処理回路12、再生回路16およびA/D 変換回路13にそれぞれ設定される(符号108)。また、 表示CPU31から圧縮CPU23に与えられたWBデータ は、D/A変換回路15(電子ボリューム)によってアナ ログ信号に変換された後、信号処理回路12に含まれるホ ワイト・バランス調整回路に設定される(符号108)。 【0084】表示CPU31および圧縮CPU23が上記処 理を行うのに十分な時間が、時間αとして設定されてい

【0085】タイマが時間 a の計時を終了すると、圧縮 CPU23は、CG24に与えられているリセット信号をH レベルにする(時刻t5)。このリセット信号がHレベ ルになると、СС24は、ССD11には水平転送信号と垂 直転送信号を、信号処理回路12にはクランプ・パルス信 号を、A/D変換回路13にはサンプリング・クロック信 号を、圧縮CPU23には垂直同期基準信号(VD信号) シャッタ・レリーズが可能となったことを知ることがで 30 をそれぞれ供給する。CG24は、Y/C処理回路14、メ モリ・コントローラ18および圧縮/伸張回路21には、 (リセット信号がLレベルである間も含めて)継続して クロック信号を供給する。

> 【0086】圧縮CPU23は、時間 a の経過後は、CG 24から供給されるVD信号をカウントすることによって 時間を計時する。圧縮CPU23は、時間αの経過後から 2 V D の時間が経過した後に、内部R A Mに記憶されて いる撮像許可時間帯γ(図7)を、СG24に設定する (符号109)。

【0087】CG24は、時間 αの経過後から3VDの時 間が経過した後に、蓄積電荷の掃出信号をCCD11に与 える。ССD11は、この信号により電荷の掃出を行う。 この掃出処理を行うのは、露光前にCCD11をリセット 状態にするためである。

【0088】CCD11は、時間 αの経過後から 4 V D の 時間が経過した後に、撮像電荷の蓄積可能な状態になる (時刻t6)。この状態は、撮像許可時間帯y(VDの 整数倍の時間)の間、維持される。撮像許可時間帯γの 計時は、圧縮CPU23によってCG24に設定された撮像

【0089】また、圧縮CPU23は、時間αの経過後か ら4 V Dの時間が経過すると、シャッタ信号をHレベル にする(時刻 t 6)。シャッタ信号がHレベルになる と、表示CPU31は、メインCPU37にシャッタ開放指 令を与える。メインCPU37は、表示CPU31からのシ ャッタ開放指令を受けると、シャッタ制御装置46にシャ ッタ開放信号を与える。これにより、シャッタ制御装置 46は、フォーカル・プレーン・シャッタ29を開放する。 【0090】シャッタ29の開放によって、被写体像は撮 像レンズ28に通してССD11面上に結像される。

【0091】メインCPU37は、その内部RAMに記憶 されたシャッタ速度データに基づいてシャッタ開放時間 を計時する。そして、シャッタ29の開放時からシャッタ 開放時間が経過した後に、メインCPU37はシャッタ制 御装置45にシャッタ閉鎖信号を与える。これにより、シ ャッタ制御装置45はシャッタ29を閉じる。上述したよう に、フォーカル・プレーン・シャッタ29が開放している 時間(シャッタ開放時間)よりも長い時間が、撮像許可 時間帯として設定されている。したがって、この撮像許 開放および閉鎖が行われることになる。

【0092】CG24は、撮像許可時間帯y(VDの整数 倍の時間)の経過後、CCD11に電荷転送信号を与える (時刻 t 7)。これにより、被写体像の各画素を表すア ナログ映像信号がССD11から読み出されて信号処理回 路12に与えられる。CCD11が1280×1024画素(約130 万画素)を有する場合には、すべての画素についてのア ナログ映像信号をCCD11から読出すのに8VDの時間 を要する。

【0093】信号処理回路12には、ホワイト・バランス 30 符号化される。 調整回路およびガンマ補正回路が含まれている。ССD 11から信号処理回路12に入力された映像信号には、これ らの回路によってホワイト・バランス調整およびガンマ 補正がそれぞれ施される(符号111)。特にガンマ補正 によって映像信号のレベル範囲が狭くなるからビット数 の少ないA/D変換回路13を用いることができる。

【0094】信号処理回路12から出力されるアナログ映 像信号はA/D変換回路13に与えられ、ディジタル画像 データに変換される(符号111)。このディジタル画像 データは、Y/C処理回路14に与えられる。Y/C処理 40 回路14は、圧縮CPU23の制御の下、A/D変換回路13 から与えられるディジタル画像データから、輝度画像デ ータYおよび色画像データ(色差データR-YとB-Y の点順次データ)Cを生成する。

【0095】圧縮CPU23は、メモリ・コントローラ18 に画像データの取込みを指示する。これにより、生成さ れた輝度画像データYおよび色画像データCは、メモリ ・コントローラ18に取り込まれ、フレーム・メモリ17 (DRAM、SRAM等) に記憶される(符号111)。

間に、圧縮CPU23は、撮影により得られた画像データ を記憶するために、メモリ・カード19のディレクトリお よびFATの更新を行う(符号110)。圧縮CPU23は この処理が終了すると、シャッタ信号をLレベルにする (時刻 t 8)。

18

【0097】シャッタ信号がLレベルになると、表示C P U31は、シャッタ29の巻上げ信号(シャッタ・チャー ジ信号)を、メインCPU37を介してシャッタ制御装置 46に与える。この信号によって、シャッタ制御装置46は 10 シャッタ29を巻き上げ、次の撮影に備える。

【0098】また、表示CPU31は、シャッタ信号がL レベルになると、圧縮指令を圧縮CPU23に与える(符

【0099】圧縮CPU23は、圧縮指令を受けると、フ レーム・メモリ17に記憶されている画像データの読出し 指令をメモリ・コントローラ18に与える。これにより、 フレーム・メモリ17に記憶された輝度画像データYおよ び色画像データCは、メモリ・コントローラ18によって 読み出され、圧縮/伸張回路21に与えられる。また、圧 可時間帯の間に、フォーカル・プレーン・シャッタ29の 20 縮CPU23は、圧縮指令および固定長処理において用い られるバイト数Sを表すデータを圧縮/伸張回路21に与 える。

> 【0100】圧縮/伸張回路21は、画像データYおよび Cを複数のブロックに分けて、各ブロックごとにADC T変換する(符号113)。ADCT変換されたこれらの データ (ブロック・データ) は、メモリ・コントローラ 18によって再びフレーム・メモリ17に記憶される。続い て、ブロック・データは、再びフレーム・メモリ17から 圧縮/伸張回路21に与えられ、ブロックごとにハフマン

> 【0101】圧縮/伸張回路21において、ハフマン符号 化されたブロック・データ(符号化ブロック・データ) は、圧縮CPU23から与えられたバイト数Sの長さをも つデータに調整される(固定長処理)。符号化ブロック ・データのバイト数が、この長さSに満たない場合に は、この符号化ブロック・データにダミーのデータが付 加され、長さSに変換される。符号化ブロック・データ の長さが長さSを超える場合には、長さS以下になるま で、圧縮および符号化処理が再度繰り返され、必要に応 じてダミーデータの付加が行われる(符号113)。

> 【0102】このようにして圧縮、符号化および固定長 処理が施された画像データは、メモリ・コントローラ18 によってメモリ・カード19に記憶される(符号114)。 また、圧縮CPU23は、内部RAMに記憶された日付デ ータをメモリ・コントローラ18に与える。メモリ・コン トローラ18は、メモリ・カード19の日付データ領域にこ の日付データを、画像データ(ファイル)に対応づけて 記憶する(符号114)。

【0103】その後、後処理(メモリ・カードへのデー 【0096】CCD11からの映像信号が処理されている 50 夕書込み中にメモリ・カードが抜き取られないようにす る機構の解除等の処理)が行われる(符号114)。

【0104】さらに、圧縮CPU23は、電源スイッチS W2をオフにし、CG24へのリセット信号をLレベルに する。また、表示CPU31は、電源スイッチSW1をオ フにし、レリーズ信号をLレベルにする。これにより、 電子スチル・カメラは次の撮影のためのスタンバイ状態 となる(時刻 t 9)。

19

【 O 1 O 5 】表示 C P U 31 の内部 R A M に記憶されてい る残り駒数N(表示装置33に表示されている残り駒数 N)の値がO、またはメモリ・カード19が装着されてな 10 い場合には、シャッタ・レリーズ・ボタン35からのシャ ッタ・レリーズ信号が表示 СР U31に与えられても、表 示 C P U 31はこの信号を無視する。すなわち、この場合 に、シャッタ・レリーズ・ボタン35によってシャッタ・ レリーズされても、表示CPU31はレリーズ信号をHレ ベルにしない。これにより、圧縮СРU23がシャッタ信 号をHレベルにすることはない。したがって、ユーザが シャッタ・レリーズを行っても、撮影処理(シャッタの 開閉、映像信号の取込み等の処理)は行われない。

【0106】再生回路16は、輝度画像データYおよび色 20 画像データCをNTSC信号に変換するものである。再 生回路16からのNTSC信号は、電子スチル・カメラに 接続された外部の表示装置(CRT表示装置等)または 記録装置(VTR等)に送られる。NTSC信号が表示 装置に送られると、撮影された画像が表示画面上に再生 される。NTSC信号がVTRに送られた場合には、磁 気テープ等に記録される。フレーム・メモリ17に記憶さ れた圧縮前の画像データをこの再生回路16に与えること ができる。メモリ・カード19に記憶された圧縮画像デー 16に与えることもできる。また、Y/C処理回路14から 出力される画像データを再生回路16に入力することもで きる。これらは再生モード設定スイッチ(図示略)によ って切換えられるであろう。

【0107】 [連写モードにおける電子スチル・カメラ の動作]連写/単写切換スイッチ36で、連写モードが選 択された場合には、図3~図5のタイム・チャートに示 す連写モードの処理が行われる。3駒を連写した場合の 処理が示されている。図3の続きが図4に示されてい る。図4の続きが図5に示されている。図2と同じ処理 40 には、同じ符号が付けられている。

【0108】圧縮CPU23および表示CPU31は、設定 モード・データに基づいて、各内部ROMにあらかじめ 記憶されている連写処理用プログラム(図6および図8 (A)) を選択し、連写モード処理を行う。

【0109】時刻t1~t4における処理は、上述の単 写モードにおける処理と同じであるので、ここではその 説明を省略する。

【0110】ユーザがシャッタ・レリーズ・ボタン35に

CPU31は、レリーズ信号をHレベルに維持する。

【0111】時刻t5からt8において、第1駒目の撮 影が行われ、この撮影により得られた画像データが処理 され、フレーム・メモリ17に記憶される。図2に示す処 理と異なるところは、この画像データの処理の間に、圧 縮CPU23がメモリ・カード19のディレクトリおよびF A Tの更新を行わないことである(符号110 で示される 処理がない)。圧縮CPU23は、この画像データの処理 の間に、内部RAMの連写駒数の領域に1を書き込む (符号130) (図7)。

【0112】フレーム・メモリ17への画像データの書込 みが終了すると、圧縮CPU23は、シャッタ信号をLレ ベルにする(時刻 t 8)。

【0113】表示CPU31は、シャッタ信号がLレベル になると、その内部RAMに記憶されている連写可能駒 数Lおよび残り駒数Nの値をそれぞれ1減少させる。ま た、表示 СР U31は、表示装置33に表示されている連写 可能駒数Lおよび残り駒数Nの値をそれぞれ1減少させ る (符号118)。

【0114】圧縮CPU23は、シャッタ信号をLレベル にした後、その内部ROMにあらかじめ記憶された時間 β (図6) を計時する。圧縮 C P U 23は、 C G 24から与 えられるVD信号をカウントすることにより、時間 β を

【0115】時間 B の経過後からさらに3 V D の時間が 経過した後に、圧縮CPU23は、撮像許可時間帯をCG 24に設定する(符号116)。この処理は、符号109の処 理と同じである。設定される撮像許可時間帯として、第 1駒目の撮影時のものと同じもの(圧縮СР U23の内部 タを圧縮/伸張回路21によって伸張し、その後再生回路 30 RAMに記憶されたもの)がそのまま用いられる。連写 モードにおいては第1駒目の撮影に先だってAEおよび AFが行われ、それ以降はAEおよびAFは行われな い。

> 【0116】時間βの経過後からさらに4VDの時間が 経過すると、圧縮CPU23は、シャッタ信号をHレベル にする(時刻 t 11)。これにより、第2駒目の撮影が行 われる。露光処理、ССD11からの映像信号の読み出 し、ならびに信号処理回路12、A/D変換回路13および Y/C処理回路14による処理(符号117)は、符号111 で示す第1駒目の処理と同じである。

> 【O 1 1 7】圧縮 C P U 23は、その内部 R A M に記憶さ れている連写駒数の値を1増加させて2とする(符号13

> 【0118】表示 CPU31は、その内部RAMに記憶さ れた残り駒数Nの値および連写可能駒数Lの値をそれぞ れ1減少させる(符号121)。また、表示CPU31は、 表示装置33に表示されたこられの値をそれぞれ1減少さ

【0119】Y/C処理回路14から出力された画像デー よってシャッタ・レリーズ(全押し)している間、表示 50 タは、バッファ・メモリ20およびコネクタC1を通って 増設メモリ・ボードM1 のバッファ・メモリ55 に与え られる。圧縮CPU23は、セレクタ22を通して増設メモ リ・ボードM1 のメモリ・コントローラ53 に画像デー タの取込み指令を与える。この指令により、メモリ・コ ントローラ53; は、バッファ・メモリ55; に与えられた 画像データをフレーム・メモリ51に記憶する(符号11 7)。

【0120】その後、時間 Bの計時が行われ、第3駒目 の撮影準備が行われる (図4の符号119、ССD11の電 荷の掃出)。その後、第3駒目の撮影が行われる(時刻 10 化および固定長処理され、メモリ・カード19に記憶され t 15)。圧縮CPU23は、セレクタ22を通して増設メモ リ・ボードM1 のメモリ・コントローラ54 に画像デー タの取込み指令を与える。この指令により、メモリ・コ ントローラ54゛は、バッファ・メモリ55゛に与えられた 第3駒目の画像データをフレーム・メモリ52に記憶す る(符号120)。

【0121】圧縮CPU23は、その内部RAMに記憶さ れている連写駒数の値を1増加させて3とする(符号13

【0122】表示 CPU31の内部 RAMに記憶された残 20 り駒数Nおよび連写可能駒数Lの値は、それぞれ1減少 させられる(符号122)。表示装置33に表示されたこれ らの値もそれぞれ1減少させられる。

【0123】その後、ユーザがシャッタ・レリーズ・ボ タン35のシャッタ・レリーズを解除すると、表示 C P U 31は、レリーズ信号を L レベルにする (時刻 t 17)。こ れにより、圧縮CPU23は連写が停止したことを知り、 これ以後、シャッタ信号をHレベルにすることを停止す る。これにより、第4駒目以降の撮影は行われない。

にした後、圧縮CPU23に圧縮指令を与える(符号123) 。

【0125】圧縮CPU23は、この圧縮指令を受ける と、その内部RAMに記憶された連写駒数(ここでは 3)の画像ファイルを記憶するために、メモリ・カード 19のディレクトリおよび F A Tを更新する(符号124) 。

【0126】続いて、圧縮CPU23は、連写駒数に基づ いてフレーム・メモリに記憶されている画像データに圧 縮処理を施す。ここでは、連写駒数の値が3であるの で、フレーム・メモリ17、51」および52」に記憶されて いる画像データが処理対象となる。

【0127】まず、フレーム・メモリ17に記憶されてい る画像データが、圧縮/伸張回路21に与えられる。圧縮 /伸張回路21に与えられた画像データは、圧縮、ハフマ ン符号化および固定長処理される。そして、圧縮画像デ ータは、メモリ・カード19に記憶される(図4の符号12 5)。また、圧縮CPU23の内部RAMに記憶されてい る日付データが、この圧縮画像データ(ファイル)と対 憶される(符号125)。

【0128】次に、増設メモリ・ボードM1のフレーム ・メモリ51 に記憶されている画像データが、圧縮/伸 張回路21によって圧縮、ハフマン符号化および固定長処 理され、メモリ・カード19に記憶される(図4から図5 にかけての符号126)。日付データもメモリ・カード19 に記憶される(符号126)。続いて、増設メモリ・ボー ドM1 のフレーム・メモリ52』に記憶されている画像デ ータが、圧縮/伸張回路21によって圧縮、ハフマン符号 る(図5にかけての符号127)。日付データもメモリ・ カード19に記憶される(符号127)。

22

【0129】その後、後処理(メモリ・カードへのデー タ書込み中にメモリ・カードが抜き取られないようにす る機構の解除等の処理)が行われる(符号123)。後処 理の終了後、圧縮CPU23は、CG24へのリセット信号 をLレベルにする。また、圧縮CPU23は、スイッチS W2をオフにして、CG24への電源供給を停止する。さ らに、圧縮CPU23はシャッタ信号をHレベルにして、 画像データのメモリ・カード19への記録が完了したこと を表示 C P U 31 に 通知する (時刻 t 18)。

【0130】表示CPU31は、画像データのメモリ・カ ード19への記録完了通知を受けると、スイッチSW1を オフにし、圧縮CPU23への電源供給を停止する(時刻 t 19)。これにより、電子スチル・カメラは次の撮影の ためのスタイバイ状態となる。

【O131】連写モードにおいても、残り駒数Nの値が 1となると、表示装置33に数字1が表示される。残り駒 数Nの値が0となると、表示装置33に数字0が表示され 【0124】表示 CPU31は、レリーズ信号をLレベル 30 る。また、連写可能駒数 Lの値が 1 となると、表示装置 33に数字1が表示される。連写可能駒数Lの値が0とな ると、表示装置33に数字0が表示される。

> 【0132】連写モードにおいて、撮影の最中に残り駒 数Nおよび連写可能駒数Lの少なくともいずれか一方の 値が0になった場合には、シャッタ・レリーズ・ボタン 35からのシャッタ・レリーズ信号が表示 CP U31に与え られても、表示CPU31はこの信号を無視する。これに より、シャッタ・レリーズ・ボタン35によってシャッタ ・レリーズが行われても、電子スチル・カメラは撮影動 40 作を行わない。表示 C P U 31 は、圧縮 C P U 23 に与えら れているレリーズ信号をLレベルにし、かつ圧縮指令を 圧縮CPU23に与える。撮影動作が停止するまでの撮影 によって得られた1または複数駒の画像データは、フレ ーム・メモリから読み出され、圧縮、ハフマン符号化お よび固定長処理される。処理された画像データは、メモ リ・カード19に記憶される。その後、後処理が行われ、 電子スチル・カメラはスタンバイ状態になる。

【0133】連写において、装着された全ての増設メモ リ・ボードのフレーム・メモリが満杯になると、連写可 応づけられて、メモリ・カード19の日付データ領域に記 50 能駒数Lは0になる。上述のように連写動作が中止さ

れ、フレーム・メモリに記憶された画像データの圧縮処 理、メモリ・カードへの格納が行われる。増設メモリ・ ボードにおける1または複数のフレーム・メモリの画像 データが読み出され、これらのフレーム・メモリに画像 データの記憶が可能な状態となったときに、連写モード においてシャッタ・レリーズ・ボタン35が全押しされた としても、撮影動作は行われないのである。すなわち、 すべてのフレーム・メモリに記憶された画像データの圧 縮、メモリ・カードへの格納が終了するまでは、次の撮 影はできない。

【0134】メモリ・カード19が装着されていない場合 も、単写モードの処理において説明したのと同様に、表 示 C P U31は、シャッタ・レリーズ・ボタン35からのシ ャッタ・レリーズ信号を無視する。

【O135】連写モードにおける各駒の撮影ごとにAE を行い、シャッタ速度データを求めることもできる。そ して、このシャッタ速度データに基づいて撮像許可時間 帯 y を求め、各駒の撮影時ごとにこの時間 y を C G 24に 設定することもできる。

【0136】上記実施例においては、機械的シャッタが 20 23 圧縮CPU 設けられているが、CCDの駆動(電荷掃出しから蓄積 電荷読出しまでの時間)によってシャッタ速度が規定さ れる電子シャッタを用いることもできるのはいうまでも ない。

【図面の簡単な説明】

【図1】電子スチル・カメラの電気的構成を示すブロッ ク図である。

【図2】 単写モードにおける電子スチル・カメラの処理 を示すタイム・チャートである。

【図3】連写モードにおける電子スチル・カメラの処理 30 36 連写/単写切換スイッチ を示すタイム・チャートである。

【図4】連写モードにおける電子スチル・カメラの処理 を示すタイム・チャートである。

【図5】連写モードにおける電子スチル・カメラの処理*

*を示すタイム・チャートである。

【図6】圧縮CPUの内部ROMの内容を示す。

【図7】圧縮CPUの内部RAMの内容を示す。

【図8】(A) は表示CPUの内部ROMの内容を、(B) は表示 C P U の内部 R A Mの内容をそれぞれ示す。

【図9】EEPROMの内容を示す。

【符号の説明】

- 11 ССD (固体電子撮像素子)
- 12 信号処理回路
- 10 13 A/D変換回路
 - 14 Y/C処理回路
 - 15 D/A変換回路
 - 16 再生回路
 - 17, 51, ~51, 、52, ~52, フレーム・メモリ
 - 18、53、~53、、54、~54、 メモリ・コントローラ
 - 19 メモリ・カード
 - 20, 551 ~55n バッファ・メモリ
 - 21 圧縮/伸張回路
 - 22 セレクタ
- - 24 クロック発生回路(クロック・ジェネレータ)
 - 25 主電源回路
 - 26 補助電源回路
 - 28 撮像レンズ
 - 29 フォーカル・プレーン・シャッタ
 - 30 絞り
 - 31 表示 C P U
 - 32 リアル・タイム・クロック (時計)
 - 35 シャッタ・レリーズ・ボタン

 - 37 メインCPU
 - 43 AF用モータ
 - M1 ~Mn 増設メモリ・ボード
 - CO~Cn コネクタ

[図7]

圧縮CPU23の内部RAMの内容


設定モード・データ W B デ - タ 摄像許可時間帯 y 日付データ 連写胸数

【図9】


EEPROM27のデータの内容

ガンマ補正の 再生回路 1 6 の A/D変換の 参照配圧


[図1]




【図2】




【図3】



【図4】



【図5】



[図8]

(A) 表示CPU31の内部ROMの内容

単 写 モ ー ド 用 ブ ロ グ ラ ム 連 写 モ ー ド 用 ブ ロ グ ラ ム

(B) 表示CPU31の内部RAMの内容

装着/未装着検出データ								
残り駒数N								
連 写 可 能 胸 数 L								
設定モード・データ								
シャッタ速度データ								

[図6]

圧縮 C P U 2 3 の内部 R O M の内容

リファレンス・コードA
時間a
時間 8
1 駒分の圧縮画像 データのパイト数T
1 ブロックの パイト数 S
連写可能胸数算出 プログラム
残り駒数算出 プログラム
単写モード用プログラム
連写モード用 プログラム